SDRAM Idle Timer

Название опции:

SDRAM Idle Timer

Возможные значения:

0 Cycle, 8 Cycle, 16 Cycle, 32 Cycle, 64 Cycle и, возможно, Infinity

Описание:

Показывает количество тактов, в течение которых будут закрыты все открытые страницы памяти при отсутствии обращений к ним. Иначе говоря, это время нахождения строки памяти в буферном усилителе после операции чтения перед записью ее обратно в соответствующие ячейки. Тогда, при очередном обращении к ячейке памяти, возможны два варианта — если она уже находится в буферном усилителе, то данные будут считаны с минимальными задержками, если же ее там нет, то придется потратить дополнительное время на закрытие страницы, и только после этого начать процесс чтения. Оценить влияние этого параметра на быстродействие достаточно сложно. При хаотичном чтении данных из памяти (например, работа с базами данных) оптимальна установка минимальных значений (может быть, кроме 0 Cycle — 0 тактов), при последовательном (скажем, обработка графических файлов), наоборот, максимальную скорость обеспечивает удержание страницы открытой в течении большого количества тактов (опять же, за исключением крайнего значения — Infinity). Но в любом случае, разница составит, максимум, доли процента, так что можно оставить предлагаемую в большинстве чипсетов задержку по умолчанию в 8 Cycle (тактов). Возможные значения — от 0 Cycle (открытые страницы памяти закрываются сразу же после чтения) до 16 Cycle, 32 Cycle или, даже, 64 Cycle. В некоторых случаях имеется и значение Infinity — страница не будет закрываться максимально возможное время.

Опубликовано 04.08.2008.

Идентичны рассмотренной:

DRAM Idle Timer