Чипсет и шины

Набор системной логики (иначе — чипсет) играет весьма важную роль в работе компьютера. Это своего рода интеллектуальная «прокладка» между всеми компонентами. В этом разделе находятся опции, позволяющие сконфигурировать как сам чипсет, так и внутренние шины компьютера (ISA, PCI, AGP, PCI Express).

Шина ISA

Хотя шину ISA уже давно можно назвать прерогативой достаточно старых компьютеров, парк подобных машин еще достаточно велик и многие из этих компьютеров продолжают успешно использоваться для не слишком требовательных к ресурсам задач.

Шина PCI

Любой современный компьютер имеет «на борту» хотя бы один слот шины PCI. Несмотря на победное «шествие» высокоскоростной последовательной шины PCI Express, «обычная» PCI все еще остается стандартом де-факто для любого компьютера.

Взаимодействие PCI и ISA

Карты расширения, использующие разные шины, должны как-то взаимодействовать между собой. В BIOS Setup есть несколько опций, регулирующих порядок взаимодействия.

Шина PCI Express

Шина PCI Express является дальнейшим развитием «обычной» PCI, более того, в программном плане они полностью совместимы. Но новая аппаратная реализация позволила значительно поднять пропускную способность.

Шина AGP

Видеокарте при формировании сцен трехмерной графики оперативно требуются большие объемы данных. Это условие предопределило использование высокоскоростной шины для связи видеокарты с остальными компонентами. Первым таким решением стала AGP.

Шина PCI Express 16x

По сути, шина PCI Express 16x, используемая современными видеокартами, представляет собой 16 линий «обычной» PCI Express. Но необходимость передачи больших объемов информации, требуемых для формирования трехмерных сцен, предопределила появление нескольких специфичных настроек этой шины.

Внутренние шины

Большинство наборов системной логики состоит из двух микросхем — системного и функционального контроллеров. Внутренняя шина чипсета связывает их между собой. Это может быть как проприетарное решение, так и одна из распространенных шин — от PCI в некоторых старых чипсетах до PCI Express или HyperTransport в части современных моделей.

Cписок всех опций раздела:

по назначению | по алфавиту

16 Bit I/O Recovery Time

4X Override

8 Bit I/O Recovery Time

AGP 2.0 Mode

AGP 2.0 Speed

AGP 3.0 Calibration Cycle

AGP 3.0 Mode

AGP 3.0 Speed

AGP 4X Drive Strength

AGP 4X Supported

AGP Always Compensate

AGP C. Driving Strength

AGP Capability

AGP Comp. Driving

AGP Data Strobe N Ctrl

AGP Data Strobe P Ctrl

AGP Drive Strength

AGP Drive Strength N Ctrl

AGP Drive Strength P Ctrl

AGP Driving Control

AGP Driving Value

AGP Fast Write

AGP Fast Write Control

AGP Fast Write Mode

AGP Master 1 WS Read

AGP Master 1 WS Write

AGP Mode

AGP Read Synchronization

AGP Sideband Address

AGP Signal Driving

AGP to DRAM Prefetch

AGP Transfer Mode

AGP-2X Mode

AGP-4X Mode

Byte Merge

Byte Merge Support

C2P Concurrency & Master

C51 (NB) to MCP55 (SB) Link

Compliance Test Pattern

CPU to PCI Write Buffer

DBI Output for AGP Trans

DBI Output for Frame Trans

Delayed Transaction

Ex-SATA/PCI-Ex1 Option

EZ-Plug Warning

GFX Multi Function Mode

GFX0 Link Width

GFX0 Slot Power Limit, Watt

GFX1 Slot Power Limit, Watt

GPP Slot Power Limit, Watt

Hide Empty PCIE Port

High Priority Port Select

Hight Priority PCI Mode

Host Bus Fast Data Ready

ICH DCB Enabled

ICH Delayed Transaction

ISA Enable Bit

ISA MEM Block BASE

ISA MEM Block SIZE

Link Latency

Link Stability Algorithm

Link Width GFX1

Link Width GFX2

LinkBoost

LinkBoost Function

LPC P2P↓ P2P↑

Manual AGP Comp. Driving

Master Priority Rotation

Maximum Payload Size

Memory Hole

Memory Hole At 15M-16M

NB<->SB HT Width

nForce SPP <-> nForce MCP

NVIDIA GPU Ex

P2C/C2P Concurrency

Passive Release

Payload Size

PCI 2.1 Support

PCI Delay Transaction

PCI Delayed Transaction

PCI Dynamic Bursting

PCI E X1 Slot

PCI E X2 Slot

PCI Express Port 1

PCI Express Port 2

PCI Express Port 3

PCI Express Port 4

PCI Express Port1-2

PCI Express Slot 1

PCI Express Slot 2

PCI Express x1 Port

PCI IRQ Actived By

PCI Latency Timer

PCI Latency Timer (CLK)

PCI Latency Timer (PCI Clocks)

PCI Master 0 WS Write

PCI Masters Priority

PCI Pipeline

PCI Pipelining

PCI to DRAM Prefetch

PCI#2 Access #1 Retry

PCI-E Compliance Mode

PCI-E Compliancy Mode

PCI-E Maximum Payload Size

PCIE Dynamic Overclocking

PCIE GFX Core Payload Size

PCIE GPP Core Payload Size

PCIE Reset Delay

PCIE x16 Link Retrain

PCIEx16_2 Force

PCIEX16_2 Mode

PCIEX16_2/PCIEX1_1 Force

PE0-PE3 Data Scrambling

Peer Concurrency

PEG Allow > x1

PEG Buffer Length

PEG Data Scrambling

PEG Force X1

PEG Link Mode

PEG Port

PEG Root Control

PowerDown Unused Port

Reserved Memory Address

Reserved Memory Size

Robust Graphics Booster

Second PCI-E Slot Mode

SLI Broadcast Aperture

SLI Mode

SLI Mode Select

Slot Power

Snoop Ahead

Used MEM Base Addr

Used MEM Base Length

V-Link 8X Supported

V-Link Data 2X Support

V-Link Data Rate

V-Link Mode Selection

VLink 8X Support